数据混合处理、高速收发单元等模块（清采比选20240094号）采购公告
· 2024-04-27
| 采购项目名称 | 数据混合处理、高速收发单元等模块 | 采购项目编号 | 清采比选20240094号 |
|---|---|---|---|
| 公告开始时间 | 2024-04-27 15:39:38 | 公告截止时间 | 2024-04-30 16:00:00 |
| 对外联系人 | 龚浒 咨询通道已关闭 | 联系电话 | 18612396862 咨询通道已关闭 |
| 签约时间要求 | 成交后5个工作日内 (如不按时签订合同，采购单位有权取消或变更采购结果) | 交货时间要求 | 签订合同后3个工作日内 |
| 采购单位 | 清华大学 | ||
| 最高限价 | ￥ 184,000.00 未公布 | ||
| 国内合同付款方式 | 货到付款100% | ||
| 交货地址 | 北京市清华大学 | ||
| 供应商特殊资质要求 |
无 |
采购清单 1
| 物资名称 | 采购数量 | 计量单位 |
|---|---|---|
| 高速收发处理单元 | 2 | 个 |
| 品牌 品牌1 | |
|---|---|
| 型号 | 9371-7Z100 |
| 品牌2 | |
| 型号 | |
| 品牌3 | |
| 型号 | |
| 单价 | ￥ 50,000.00 |
| 技术参数及配置要求 | 频谱范围 300MHz~6GHz，模拟带宽 100/250MHz 供电 DC +12V 内存：2xDDR3(1GB,32bit,1600MT/s) 接口外设： RJ45千兆以太网接口 USB2.0接口 JATG调试接口 SD卡 16路扩展GPIO 2路DAC发射输出接口 可提供参考实验工程 点对点OFDM通信 Matlab仿真代码 HDL工程代码 |
| 质保期 | 12个月 |
采购清单 2
| 物资名称 | 采购数量 | 计量单位 |
|---|---|---|
| 可编程嵌入式处理单元 | 1 | 台 |
| 品牌 品牌1 | |
|---|---|
| 型号 | 9361-7020 |
| 品牌2 | |
| 型号 | |
| 品牌3 | |
| 型号 | |
| 单价 | ￥ 23,000.00 |
| 技术参数及配置要求 | Xilinx Zynq 7020 FPGA，集成ARM Cortex-A9双核处理器 2路发射2路接收 ADC：双通道，12bit@61.44MspS DAC：双通道，12bit@61.44MspS 工作频段：70MHz~6GHZ 信号带宽：200KHz-56MHz 发射功率：10dBm 内存：2x256MB DDR3 SDRAM 参考时钟：40MHz 可提供参考实验工程 单音信号的产生和发送 相移键控PSK 振幅键控MASK Simulink下QPSK通信系统 |
| 质保期 | 12个月 |
采购清单 3
| 物资名称 | 采购数量 | 计量单位 |
|---|---|---|
| 数模混合处理模块 | 1 | 块 |
| 品牌 品牌1 | |
|---|---|
| 型号 | RF2T2R-ZU27 |
| 品牌2 | |
| 型号 | |
| 品牌3 | |
| 型号 | |
| 单价 | ￥ 61,000.00 |
| 技术参数及配置要求 | 主芯片：XCZU27DR-2FFVE1156I RF接口：2路ADC (12-bit、4.096GSPS) ports 2路DAC (14-bit、6.554GSPS) ports 内存：PS 2XDDR4（2GB，32bit，2666MT/s） PS端接口： 1路 10/100/1000 EthernetRGMII网 口 2路UART接口 1路JTAG调试接口 PL端接口：2路ADC(12-bit、4.096GSPS)端口 2路DAC(14-bit、6.554GSPS)端口 28路PL侧GPIO接口 可提供参考实验工程 上位机软件配置ADC/DAC相关寄存器 高速ADC/DAC回环测试工程 DDR4参考设计 其他接口测试工程 |
| 质保期 | 12个月 |
清华大学
2024-04-27 15:39:38
文章推荐：
更多商机查看，下载保标APP
扫码关注小程序，获取商机更容易
